مجله علمی رایانش نرم و فناوری اطلاعات

مجله علمی رایانش نرم و فناوری اطلاعات

شتاب‌دهی ضرب دودویی در پردازش درون‌حافظه مبتنی بر ReRAM با استفاده از معماری Booth–Wallace و منطق اکثریت

مقالات آماده انتشار

نوع مقاله : مقاله پژوهشی فارسی

نویسندگان
نرجس محمدنژاد 1
الهام چشمی خانی 2
مهدی صدیقی 1
1 دانشکده مهندسی کامپیوتر، دانشگاه صنعتی امیرکبیر (پلی تکنیک تهران)
2 دانشکده مهندسی و علوم کامپیوتر، دانشگاه شهید بهشتی
10.22034/jscit.2026.580082.2245
چکیده
در معماری‌های سنتی فون‌نیومان، جدایی فیزیکی میان واحد پردازش و حافظه منجر به انتقال مکرر داده و در نتیجه افزایش تأخیر و مصرف انرژی می‌شود؛ پدیده‌ای که به عنوان "دیوار حافظه" شناخته می‌شود. پردازش درون‌حافظه (Processing-in-Memory (PIM)) به‌عنوان یک رویکرد مؤثر برای کاهش این محدودیت، با انجام محاسبات در محل ذخیره‌سازی داده مطرح شده است. در این میان، حافظه مقاومتی (ReRAM) به دلیل ساختار آرایه‌ای ساده، چگالی بالا، غیر‌فرّار بودن و قابلیت پشتیبانی از محاسبات منطقی درون آرایه، به یکی از گزینه‌های اصلی برای پیاده‌سازی PIM تبدیل شده است. با این حال، چالش‌هایی نظیر هزینه بالای عملیات نوشتن و محدودیت دوام، طراحی معماری‌های کارا را پیچیده می‌کند. در این مقاله، یک معماری ضرب درون‌حافظه مبتنی بر ReRAM ارائه می‌شود که در آن از الگوریتم Booth برای کاهش تعداد حاصل‌ضرب‌های جزئی و از درخت Wallace مبتنی بر منطق اکثریت برای فشرده‌سازی موازی استفاده شده است. علاوه بر این، طراحی پیشنهادی با در نظر گرفتن هزینه نوشتن در ReRAM، تلاش می‌کند تا تعداد عملیات نوشتن و عمق مسیر بحرانی را به‌طور همزمان کاهش دهد. نتایج نشان می‌دهد که معماری پیشنهادی در مقایسه با روش‌های مرسوم، منجر به کاهش 3۰ تا 40 درصدی تأخیر شده است. با توجه به این بهبود قابل توجه، سربار افزایش مساحت در سطح قابل قبولی برای سیستم باقی می‌ماند.
کلیدواژه‌ها
دیوار حافظه
پردازش درون حافظه
حافظه‌های مقاومتی ReRAM
منطق اکثریت
عملیات ضرب
مجله علمی رایانش نرم و فناوری اطلاعات

مقالات آماده انتشار، پذیرفته شده
انتشار آنلاین از 25 مهر 1405